国产芯片的新故事

文/陈白

5月25日，华为公司在上海电路与系统研讨会（ISCAS）上发布“韬（τ）定律”，提出以“时间缩微”替代“几何缩微”的新路径，通过逻辑折叠构建器件—电路—芯片—系统四层协同优化体系，目标到2031年实现等效1.4纳米水平。这是中国首次在全球半导体领域提出产业级底层演进定律，被视为继“摩尔定律”之后芯片行业的又一次理论变革。

“韬定律”的新框架

要理解“韬定律”，我们不妨把芯片想象成一座繁忙的现代城市。在这座城市里，数以百亿计的晶体管就是城市里的高楼大厦，而数据信号则是那群骑着电摩、在楼宇之间不断奔波送件的快递员。

芯片的性能好不好、速度快不快，取决于快递员能不能在最短时间内，把所有包裹送到目的地。

在过去几十年的“摩尔定律”时代，芯片制造是极度标准化的“几何缩微”。打个比方，就是拼命把大楼建得更小、更密，把楼与楼之间的距离从几百米压缩到几纳米。当楼挨着楼时，快递员（数据信号）甚至只需要迈一步就能送达。这种物理距离的极限压缩，带来了芯片性能每隔18到24个月就翻倍的黄金时代。

但现在的问题是，这种传统的“几何缩微”，在物理和经济双重维度遭遇发展瓶颈。从物理上看，大楼建到纳米级别，受量子隧穿效应影响，墙壁就会薄到快要漏风，快递员开始迷路、包裹出现丢失；从经济上看，为了建更小更密的楼房，必须斥巨资引进世界上最精密的雕刻机（EUV光刻机），导致盖楼的成本指数级上升，动辄数十亿美元。

而“韬定律”的意义是，它不再执着于把大楼建得更小、更近，而是去攻克另一个维度：时间。这就是所谓的“时间缩微”。回到城市的比喻中，既然我们无法在物理上继续把大楼建得更近，那如何让快递送得更快？

答案是，从系统性上压缩送件时间。例如，逻辑折叠可以视为修高架，把城市从平面公路升级成立体交通网，使数据不仅能直接“抄近道”，而且能同时并行地传递多条数据，效率翻倍。

“韬定律”并非凭空诞生的魔法。在国际半导体的语境中，业界近年来一直在探讨的“超越摩尔”以及“系统技术协同优化”，与“韬定律”的底层逻辑有着异曲同工之妙。但“韬定律”的价值在于，它首次将这些散落在工程实践中的“自救方案”，系统性地提炼并归纳为一条底层的演进理论，为行业提供了一个纲领性的叙事与解释框架。

国产芯片的未来

“时间缩微”提出的背后，是中国芯片产业在“几何缩微”道路上遭遇阻碍的现实投影。当顶尖的光刻设备、先进的制程工艺受到其他国家严苛的限制时，国产芯片难以像海外巨头那样，顺理成章地通过购买最新一代光刻机去实现物理尺寸的缩小。

“逻辑折叠”和“系统协同”，恰恰是这种“换道超车”的典型产物。既然无法在芯片大楼的“物理外墙”上继续压榨纳米数，那就在“室内设计”和“交通网络”上把效率做到极致。用成熟的、可获得的制程工艺，去实现堪比顶尖工艺的等效性能。

然而，在为这种中国式创新智慧喝彩的同时，也必须保持极其清醒的认知：从长期来看，芯片行业具有高度的全球分工特征，任何国家都难以在封闭条件下建成一套百分之百自主可控、技术领先且经济高效的“全产业链闭环”。

一颗先进制程的芯片，从最初的设计到最终的封装，要经历几千道工序。这背后，是德国的精密光学、日本的化学材料、美国的EDA工具与设备、荷兰的系统集成，以及全球数以万计的科研人员数十年的智力结晶。

如果将自己完全封闭起来，不仅意味着要重复发明无数个昂贵的“轮子”，更意味着会逐渐失去与全球最先进智力、最前沿技术进行碰撞和迭代的机会。因此，“韬定律”虽然提供了一条在逆境中突围的工程路线，但国产芯片的下一步，绝不是走向画地为牢的封闭自保。

国产芯片的真正出路，在于“以创新求合作”。我们之所以要在理论上突破、在边缘创新上取得自主优势，不是为了彻底切断与世界的联系，而是为了让自己在未来的全球产业链中拥有更有分量的“入场券”。

供稿：中国网

(《中国报道》2026年6月刊）

责任编辑：柴晶晶